

Adı Soyadı:	1	2	3	4	5	TOPLAM
Numarası:						

S.Ü. MÜH. MİM. FAK. ELK. ELT. MÜH. BÖL.
LOJİK DEVRELER DERSİ BÜTÜNLEME SINAVI


28.01.2013

- a) $F(A, B, C, D) = \prod(2, 4, 9, 10, 12, 15) + \Phi(6, 11, 13, 14)$ (5p)

b) $F(A, B, C, D) = \sum(0, 2, 3, 8, 14, 15) + \Phi(7, 10, 11)$ (5p)

c) TTL ve CMOS tüm devreleri besleme gerilimi, harcadıkları güç, giriş/çıkış özellikleri, propagasyon gecikmesi ve gürültü filtreleme özellikleri bakımından karşılaştırınız. (10p)
- 4×1 MUX' lardan uygun sayıda kullanarak 16×1' lik bir MUX tasarlayınız (Tasarladığınız MUX' a ait fonksiyon tablosunu oluşturunuz). (20p)
- Normal çıkışlı 3×8 decoder kullanarak bir tam çıkarıcı tasarlayınız (Decoder girişleri tam çıkarıcı girişleri olacaktır. Decoderin çıkışlarını kullanarak tam çıkarıcı çıkışlarını elde ediniz). (20p)
- a) 7493 entegresini kullanarak Mod-67 asenkron sayıcı devresini tasarlayınız. (15p)

b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır). (5p)
- Şekilde verilen JK flip-flop' un senkron ve asenkron girişlerine uygulanan darbelere ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da Lojik1 değerinin yüklü olduğunu ve yayılma (propagasyon) gecikme süresini de göz önüne alarak Q çıkışının değişimini çiziniz. (20p)



SÜRE: 90 dak.

BAŞARILAR...